2019年6月20日
将CSEM的超低功率ASIC设计经验与MIFS的极低功率（ELP）DDC技术相结合，可以在功耗中获得新的世界记录。现在可以使用一个完整的工艺设计套件以及一系列混合信号硅IP。
0.5V技术启用超低功率ASIC设计
物联网和可穿戴技术的惊人增长，再加上边缘处理，对低功率电子产品提出了不断增长的需求。智能灰尘和不引人注目的可穿戴设备需要微小的电池甚至自动化，从周围的环境中收集能量。
0.5V设计生态系统
CSEM是超低功率ASIC设计的领导者，领先的晶圆铸造厂Mie Fujitsu半导体（MIFS）已联手开发了一个接近阈值的0.5V生态系统；由于供应电压平方的能量尺度，因此可以实现相似性能的能源消耗量的巨大降低。MIFS的深度耗尽通道（DDC）技术完全适合低功率应用，而其对随机掺杂剂波动的免疫力使其适合于低压操作。但是，低压操作仍会受到过程和温度以及其他变化的影响。为了克服这些变化的影响，CSEM和MIF应用了各种设计技术，并实现了基于身体偏置的自适应动态频率缩放（ADVBBF）作为关键IP之一。
最近在德克萨斯州奥斯汀的IEEE CICC上介绍了在C55DDC中设计的32位RISC微控制器，仅展示了2.5UW/MHz，这是55nm CMOS流程中的新世界记录。
对于高级副总裁Mifs的Keizaburo Yoshie，“将CSEM的ULP设计经验与MIFS的DDC流程技术相结合有助于实现能源效率无与伦比的物联网芯片设计。”CSEM的副总裁Alain-Serge Porret说，集成和无线系统说，“低压设计对于下一代物联网设备至关重要；我们很高兴与Mifs合作，使这个梦想成为现实。”
准备进行设计集成
现在可以使用一个完整的设计生态系统，包括带有所有库和密钥模拟IP块的流程设计套件（PDK）。
您可以在6月26日至27日在San Jose，IoT＆Wireless Pavilion，Booth＃1045在Sensors Expo上遇到CSEM和MIFS。
来源：http://www.csem.ch