行业领先的成果推动了Sub-10nm技术节点的实现
今天，在2016超大规模集成电路技术与电路研讨会上，纳米电子研究中心imec提出了由直径仅为8纳米的垂直堆叠水平硅(Si)纳米线(NWs)构成的全栅(GAA) n-和p-MOSFET器件。该器件采用行业相关的替代金属栅(RMG)工艺在块硅基片上制作，具有优良的短沟道特性(SS = 65 mV/dec, DIBL = 42 mV/V, LG = 24 nm)，性能水平可与finFET参考器件相媲美。
GAA器件结构提供最佳的静电控制，从而实现最终的CMOS器件缩放。此外，水平NWs是RMG finfet的自然延伸，而垂直NWs则需要更多的颠覆性技术变革。此外，NWs的叠加最大限度地提高了每个足迹的驱动电流。Imec成功地结合了这三个方面，并首次展示了按比例尺寸垂直堆叠的水平硅纳米线:直径为8纳米、横向间距为45纳米、垂直间距为20纳米。
与传统的散装FinFET流程相比，imec在工艺流程上实现了两个主要差异。首先，750°C下的浅沟槽隔离(STI)致密化可以保持清晰的硅锗(SiGe)/Si界面，这对于良好控制Si NW释放至关重要。其次，采用低复杂度地平面掺杂方案，抑制底部寄生通道;
通过展示按比例尺寸的固体静电控制的堆叠纳米线，以及在块状硅基板上使用与行业相关的RMG工艺，imec取得了突破性成果，为实现亚10nm技术节点铺平了道路。接下来的研究阶段将专注于实现更密集的俯角，并利用这些知识开发门-全方位横向纳米线CMOS器件。
Dan Mocuta, imec逻辑设备与集成总监
Imec在高级逻辑扩展方面的研究是与包括GlobalFoundries、英特尔、美光、SK海力士、三星、台积电、华为、高通和索尼在内的核心CMOS程序的关键合作伙伴合作完成的。