Bosch刻蚀微机械系统(MEMS)工艺

用于在制造微电机械系统（MEMS）的制造中实现深蚀刻的两种技术是博世工艺和低温过程。多年来的系统和过程开发都允许技术前进，但每个技术的基本方面都保持不变。在相同的时间尺度中，我们已经看到了纳米印记光刻，存储介质等的纳米级蚀刻的重要性。MEMS结构的深度范围为约10μm，典型的>1μm的典型开口。虽然定义变化纳米级通常是指低于100nm的结构，但是高达几微米深。由于蚀刻工艺的性质，难以使用这种类型的结构的博世工艺，冷冻蚀刻将其自身带到该特征尺寸。我们还将描述一个替代过程。

博世过程的原理

的博世过程使用基于氟的等离子体化学方法蚀刻硅，结合氟碳等离子体工艺提供侧壁钝化和提高掩膜材料的选择性。亚博网站下载一个完整的蚀刻过程循环在蚀刻和沉积步骤之间许多次，以实现深，垂直的蚀刻轮廓。它依赖于源气体在到达晶圆之前在高密度等离子体区域被分解，晶圆有一个很小但可控的来自等离子体的电压降。这种技术不能在反应性离子蚀刻系统(RIE)中执行，因为这些有错误的离子与自由基的平衡。这种平衡可以在高密度等离子体系统(HDP)中实现。HDP最广泛使用的形式是电感耦合产生高密度等离子体区，因此被称为“电感耦合等离子体”(ICP)。六氟化硫(科幻小说₆）源气体是用于为硅蚀刻提供氟的源气体。该分子将容易地分解在高密度等离子体中以释放自由基氟。侧壁钝化和掩模保护由八氟环丁烷提供（C-C.₄F₈)，是一种环状的氟碳化合物，可以断裂产生CF₂高密度等离子体中的长链自由基。它们很容易以氟碳聚合物的形式沉积在被蚀刻的样品上。通过调整刻蚀阶跃效率、沉积阶跃效率或两阶跃倍率来控制掩膜材料的轮廓、刻蚀速率和选择性。该工艺对光刻胶的确切性质相对不敏感，以至于在蚀刻前不需要对光刻胶进行硬烘烤。事实上，最好避免高温烘烤的阻垢剂，因为这会导致阻垢剂的轮廓变化，这可能会导致某些结构上的掩膜衰退问题。

良好的博世蚀刻系统的基础

一个好的博世蚀刻系统的基本原理如下所述;用于博世加工的设备有一些不同于普通ICP系统的显著特点:app亚博体育

• 快速泵送
• 快速响应质量流量控制器
• 晶圆和ICP区域之间的分离
• ICP地区纯粹的电力电感耦合
• 加热墙壁，盖子和泵管线
• 短混合气体管路
• 高效晶圆冷却

快速泵送

为了实现高蚀刻速率，有必要使用高流量的工艺气体。这只能通过使用高效泵送来实现所需压力。通常，这意味着使用较大的容量涡轮分子泵通常被认为是腔室/压力的尺寸所必需的，并用适当的高容量旋转泵备份。

快速响应质量流量控制器

博世工艺需要快速响应的质量流量控制器。

晶圆和ICP区域之间的分离

晶圆和ICP区域之间的最小100mm分离。这降低了离子与自由基的比例，因为自由基具有比离子更长的衰减时间。在此过程中需要两个物种，但是太多的离子会导致轮廓问题，而更多自由基只需增加硅蚀刻速率。

ICP地区纯粹的电力电感耦合

ICP区域纯电感耦合。这在ICP地区内具有更好的等离子体均匀性。电容耦合将在线圈的驱动和接地部分之间变化，导致离子密度的差异。离子密度的这种变化会影响轮廓均匀性，并且如果存在对ICP管材料攻击，则可能导致污染效果（例如“黑色硅”）。

加热墙壁，盖子和泵管线

墙壁、盖子和泵管应该加热。这就减少了氟碳聚合物在晶圆上可能脱落和落下的颗粒区域的沉积。yabo214它还可以最大限度地减少硫化合物在泵管线和涡轮泵上的沉积，这可能会导致可靠性和维护问题。

短混合气体管线

质量流量控制器和工艺室之间的混合气体管路较短。在质量流量控制器打开和气体到达腔室之间会有一段时间延迟。保持混合气体管道短将减少这种延迟，允许更短的步进时间。

高效晶圆冷却

高效晶片冷却以从使用更高的ICP功率和更高的蚀刻速率产生的晶片中的热量

典型的系统布局如下图所示:

图1所示。

博世过程的进展

当。。。的时候博世过程最初引入MEM的应用，使用该技术的最高蚀刻速率在3-5μm/ min的区域中。现在说明蚀刻的蚀刻工艺超过50μm/分钟。然而，这些高蚀刻速率仅在极低的暴露区域的某些情况下实现，并且由于博世工艺使用各向同性蚀刻和聚合物之间的气体切碎切换，因此在这些速率下蚀刻通常留下粗糙的侧壁。还有很好的记录，实现这些高蚀刻速率需要非常高的SF气流₆和C.₄F₈和大型涡轮分子泵，这导致了高的所有权成本。实际上是大多数应用程序（取决于侧壁平滑度等的设备要求），只需要蚀刻速率在5-20μm/ min的范围内，并且需要更低的蚀刻速率来产生光滑的光滑侧壁应用程序。在实践中，为了实现大多数设备需求，该过程需要精确的气体控制和切换，快速RF匹配和快速响应压力控制，这是不可能以更高的蚀刻速率实现的。

图2示出了来自散装硅蚀刻的典型结果。在150mm晶片上进行该过程，其具有在晶片的约30％的图案抗蚀剂上进行。这以近垂直轮廓的17micron /分钟的速度蚀刻。与聚合物时间相比，通过具有更高的ICP功率，通常通过较高的蚀刻时间来实现较高的速率，其由于聚合物膜而导致一些侧壁击穿的聚合物时间不形成硅侧壁的完全覆盖。蚀刻晶片的均匀性为±3％。

图2。100µm深蚀刻，17µm/min

图3。110µm深蚀刻

图3显示了散装蚀刻工艺以每分钟10μm的较慢速率，垂直侧壁。通过控制气体切换比，压力和功率，通过晶片蚀刻的高达10μm/ min的高速率处理，如图4A-C所示，即使在10：1或更高的宽高比中也可以实现晶片蚀刻的高达10μm/ min。

图4A。通过晶圆蚀刻光滑侧壁

图4B。侧壁粗糙度

图4C。通过晶片腐蚀

与长宽比相关的蚀刻(ARDE)

当一个晶圆片上有一系列不同尺寸的沟槽，在给定的时间内沟槽的深度会不同时，就会出现这个问题。这在图5中可以清楚地看到。这种影响是几何上的，对过孔的影响比壕沟的影响更严重。在过去这只能优化如果蚀刻氧化埋层或SOI层但是现在通过控制沉积过程的周期ARDE可以减少或消除如图6所示,显示了战壕大开放区域蚀刻蚀刻与出口增速。

图5。沟槽深度随宽度变化

图6。控制ARDE

蚀刻到埋藏的氧化物层

向下蚀刻到掩埋的氧化物层具有自己的危险。一旦它命中埋藏层，最大的困难是控制过程的行为。如果流程简单地留下来实现定时过度蚀刻的时间，这将导致“缺口”，见图7。这是蚀刻特征的拐角处的氧化物中的继续蚀刻。这部分是由埋地氧化物充电的部分引起的。这将离子推入蚀刻特征的角落，在该区域中移除侧壁保护。这允许蚀刻物种攻击，导致横向蚀刻。这可以通过通过减小RF功率来控制离子能量来控制，因为蚀刻与气体比结合地达到界面。最常采用的技术消除的是实际脉冲预定频率的压板功率。这减少了SOI接口处的电荷积聚，从而减少了界面处的缺口 - 这可以在图8中可以看出。缺口与占空比的数量如图9所示，用于不同的沟槽尺寸。

图7。埋置氧化物界面切口

图8。利用射频脉冲控制SOI接口的陷波

图9。图表显示SOI缺口控制与占空比

博世过程的应用

以下是博世流程的典型应用:

• MEMS.
• 微流体
• 医疗的

MEMS.

微流体

医疗的

总结

的博世过程提供更高的腐蚀速率，但代价是侧壁粗糙度。为了限制这种粗糙度，通常在10-20µm的范围内，这比低温过程还要高。为了实现博世工艺声称的超高蚀刻速率，意味着非常高的气体流量和需要非常大的涡轮分子泵，这导致更高的拥有成本。博世的过程也不提供非常好的正面概况，而冷冻可以。低温过程在纳米结构蚀刻方面也发现了一个日益增长的市场，因为Bosch过程在墙壁上留下扇贝，这在大多数情况下是不适合应用的。

博世工艺和低温工艺都将在集成传感器和致动器的不断增长的领域中找到应用，但低温工艺在纳米级领域有明显的优势。最后，用户必须决定哪个进程最适合他们的应用程序。

此信息已被采购，从牛津仪器等离子体技术提供的材料进行审查和调整。亚博网站下载

有关此来源的更多信息，请访问牛津仪器等离子体技术．